NAND型フラッシュメモリ

NAND型フラッシュメモリ（ナンドがたフラッシュメモリ、NANDフラッシュメモリ）は、不揮発性記憶素子のフラッシュメモリの一種である。1987年に東芝に在籍していた舛岡富士雄が開発した。

NOR型フラッシュメモリと比べて回路規模が小さく、安価に大容量化できる。また書き込みや消去も高速であるが、バイト単位の書き替え動作は不得手である。従来のフロッピーディスクに代わるPC用のUSBメモリやSSD、デジタルカメラ用のメモリーカード、携帯音楽プレーヤー、携帯電話などの記憶装置として使用される。

基本原理

構造: 1ビットの情報を蓄積するのに必要な回路構成をメモリセル、又は単にセルと呼ぶ。NAND型の場合、1つのセルはシリコン基板上のP型半導体層を挟みこむようにソースとドレインとなる2つのN型半導体部分を作り、そのP型の上にトンネル酸化膜と呼ばれる薄い層を経てポリシリコン製の浮遊ゲート（Floating Gate）が作られ、さらにその上に制御ゲート（Control Gate）が置かれる。
情報の記録: 制御ゲートに電圧を加え微小な電流によって情報の書き込みは、回路基板であるN型半導体を接地電位にして、制御ゲートに書き込み電圧を印加して、量子トンネル効果により電子を浮遊ゲート内に注入することで行われる。浮遊ゲート内に蓄積された電子が情報を記憶する。; この浮遊ゲート内の電子は、浮遊ゲートを覆う絶縁体により保持されるため、電源を供給することなくデータを数年間程度保持することができる。

基本動作

NAND型フラッシュメモリでは上書き動作が行なえないため、（書き込み可能な空きページがなければ）書き換えない部分を読み出して別に保持し、そのブロック全体を消去してからブロックを書き込む動作が求められる。以下では基本動作を説明し、ページとブロックに関する詳しい動作の説明は後述する。

消去: 消去はブロック単位で行なわれ、消去動作はP型半導体層に電圧をかけて浮遊ゲートから電子を引き抜くことで行われる。
書き込み: 書き込みはページ単位で行なわれ、同一ページ内の全てのセルに対して、同時に制御ゲートに書き込み電圧を印加することで書き込み動作が行なわれる。
読み出し: ページ単位で読み出し動作が行なわれる。浮遊ゲートにある一定量の電子がある場合にはソースとドレイン間に電流があまり流れず、この状態が"0"とされる。また、浮遊ゲートにある一定量の電子がない場合にはソースとドレイン間に電流が比較的流れ、この状態が"1"とされる。

SLCとMLC

1つのセルの浮遊ゲートにある電子の蓄積量、つまり電荷の量が"Hi"か"Low"かで1ビットの情報を記録する方式を「SLC」（Single Level Cell）と呼び、電荷の量の違いを4つ以上の多値で判断することで2ビット以上（通常は2ビット）を記録する方式を「MLC」（Multi Level Cell）と呼ぶ。

ブロックとページ

NAND型では、セルを駆動するのに必要な導線を複数のセルで共有している。このためデータの書き込み、読み込みはページと呼ばれる複数ビット単位で、消去はブロックとよばれる前述のページを複数でひとまとめにした単位で一括して行われる。このためNAND型フラッシュメモリの動作は以下の3つが基本となる。

ページ読み出し
ページ書き込み
ブロック消去

標準的なSLCでのページ/ブロック構成

1ページ：2,112バイト（2,048＋64）
- ユーザデータエリア：2,048バイト
- 冗長エリア：64バイト
1ブロック：64ページ、135,168バイト（2,112×64）^[1]

ブロックとページの弊害: 上記のように消去動作は複数ページを含むブロック単位でしか行なえず、また、1動作では上書きできずに消去してから書き込みを行なう必要があるため、1ページの書き替えでも（SLCの場合）一度1ブロック64ページすべての内容をNAND型フラッシュメモリの外部に読み出して、一時的に保持しておき、1ブロック64ページ全てを消去する必要がある。NAND型フラッシュメモリの外部の記憶領域で必要な書き換えの加工処理を行なってから、その消去済みのブロックに改めて書き戻す動作が行なわれる。

書き換え回数の制限

浮遊ゲートへ電子の注入と引き抜きを何度も繰り返す度に、電子がTunnel Oxideと呼ばれる絶縁層である酸化膜を通過する時にこの層が劣化してゆく。やがて正常に情報の記録が行なえないセルが生じ、このセルを含むブロックは不良ブロックとなる。この時の誤りは後述の誤り訂正の仕組みでかなりの程度までは訂正される。この一度生じた不良ブロックは回復することなく、この不良ブロックを使用しないように管理をする必要がある。

一般的なデータ書き込みおよび消去後、不良ブロックの検知処理を行い、不良ブロックを管理するロジックが組み込まれている。不良ブロックと検知されたブロックは冗長バイト内に不良ブロックを示すフラグ情報が書き込まれる。

書き換え頻度の上限回数は製造メーカの機密であり外部の者には知らされないが、SLCで10万回程度、MLCで1万回程度の消去・書き込みが上限ではないかと云われている。

誤り訂正

NAND型の欠点として、書き込み時のエラービットの発生が比較的多いことが挙げられる。これは、書き込み時に過剰な電子が浮遊ゲート内に注入されてしまうことにより、読み出し時にセルからの出力電圧異常が発生することや、書き換え回数の上限に起因する。このためNAND型では、情報の書き込み時にページ内の誤り訂正コードを演算し、冗長記憶エリアにこの誤り訂正コードを書き込む。

また、読み出し時に要求の記憶番地に該当するユーザデータと共にその冗長記憶も読み出して誤りが無いか確認し、誤りがあれば訂正処理を行い、必要ならば不良ブロック処理を行なう。

ウェアレベリング

NAND型ではデータの書き換えおよび消去を繰り返すとセルが劣化し、データを書き込むことができなくなる。このため特定のブロックのみにデータの書き込み消去が集中するとそのブロックだけ早く寿命を迎えてしまう結果をもたらす。

この現象を回避するのがウェアレベリングである。ウェアレベリングにはいくつかの手法があるが、NAND型フラッシュメモリを使った記憶媒体では、メモリチップ外部からのアドレス信号をチップ内部的に異なるアドレスに変換して、各ブロックの書き込み消去回数が平準化するようにする手法が広く用いられている。またこのアドレス変換情報もNAND型フラッシュメモリ内に書き込まれて保存される。なお、この変換アルゴリズムは複数存在し、記憶媒体のメーカの特許等になっている。