256 бит: различия между версиями

Материал из Википедии — свободной энциклопедии
Перейти к навигации Перейти к поиску
Интерактивная навигация по истории
(Показать все непатрулированные изменения)
[непроверенная версия][непроверенная версия]
← Предыдущая правка
Содержимое удалено Содержимое добавлено
ВизуальныйВики-текст
 
Строка 7: Строка 7:
В 256-битном регистре может храниться 2<sup>256</sup> различных значений. Диапазон целочисленных значений, которые могут быть сохранены в 256 битах, зависит от используемого целочисленного представления. Максимальное значение 256-битного целого числа без знака - 2<sup>256</sup> - 1, записанное в десятичной форме как 115,792,089,237,316,195,423,570,985,008,687,907,853,269,984,665,640,564,039,457,584,007,913,129,639,935, или приблизительно 1,1579 x 10<sup>77</sup>.
В 256-битном регистре может храниться 2<sup>256</sup> различных значений. Диапазон целочисленных значений, которые могут быть сохранены в 256 битах, зависит от используемого целочисленного представления. Максимальное значение 256-битного целого числа без знака - 2<sup>256</sup> - 1, записанное в десятичной форме как 115,792,089,237,316,195,423,570,985,008,687,907,853,269,984,665,640,564,039,457,584,007,913,129,639,935, или приблизительно 1,1579 x 10<sup>77</sup>.


256-битные процессоры могут использоваться для прямой адресации до 2<sup>256</sup> байт. Уже 2<sup>128</sup> (при 128 бит адресации) значительно превысит общий объем данных, хранящихся на Земле по состоянию на 2010 год, который оценивается примерно в 1,2 зеттабайта (более 2<sup>70</sup> байт)<ref>{{cite web|url=https://www.datacenterknowledge.com/archives/2010/05/04/digital-universe-nears-a-zettabyte/|title=Digital Universe nears a Zettabyte|last=Miller|first=Rich|date=4 May 2010|website=Data Center Knowledge|archive-url=https://web.archive.org/web/20100506235633/https://www.datacenterknowledge.com/archives/2010/05/04/digital-universe-nears-a-zettabyte/|archive-date=6 May 2010|url-status=live|access-date=16 September 2010}}</ref>.
256-битные процессоры могут использоваться для прямой адресации до 2<sup>256</sup> байт. Уже 2<sup>128</sup> (при 128 бит адресации) значительно превысит общий объем данных, хранящихся на Земле по состоянию на 2010 год, который оценивается примерно в 1,2 зеттабайта (более 2<sup>70</sup> байт)<ref>{{cite web|url=https://www.datacenterknowledge.com/archives/2010/05/04/digital-universe-nears-a-zettabyte/|title=Digital Universe nears a Zettabyte|last=Miller|first=Rich|date=2010-05-04|website=Data Center Knowledge|archive-url=https://web.archive.org/web/20100506235633/https://www.datacenterknowledge.com/archives/2010/05/04/digital-universe-nears-a-zettabyte/|archive-date=2010-05-06|url-status=live|access-date=2010-09-16}}</ref>.


== Аппаратное обеспечение ==
== Аппаратное обеспечение ==
Строка 13: Строка 13:
* Многие CPU поддерживают наборы инструкций SIMD (Advanced Vector Extensions и FMA и т. д.), в которых 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей запятой, а одна инструкция может работать со всеми эти значения параллельно. Однако эти процессоры не работают с отдельными числами, длина которых составляет 256 двоичных цифр, только их регистры имеют размер 256 бит.
* Многие CPU поддерживают наборы инструкций SIMD (Advanced Vector Extensions и FMA и т. д.), в которых 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей запятой, а одна инструкция может работать со всеми эти значения параллельно. Однако эти процессоры не работают с отдельными числами, длина которых составляет 256 двоичных цифр, только их регистры имеют размер 256 бит.
* Современные чипы GPU пересылают данные по 256-битной шине памяти (или, возможно, по 512-битной шине с HBM3<ref>{{Cite web|lang=en|url=https://www.tomshardware.com/reviews/glossary-hbm-hbm2-high-bandwidth-memory-definition,5889.html|title=What Are HBM, HBM2 and HBM2E? A Basic Definition|author=Scharon Harding|website=Tom's Hardware|date=2021-04-15|access-date=2021-10-23}}</ref>.
* Современные чипы GPU пересылают данные по 256-битной шине памяти (или, возможно, по 512-битной шине с HBM3<ref>{{Cite web|lang=en|url=https://www.tomshardware.com/reviews/glossary-hbm-hbm2-high-bandwidth-memory-definition,5889.html|title=What Are HBM, HBM2 and HBM2E? A Basic Definition|author=Scharon Harding|website=Tom's Hardware|date=2021-04-15|access-date=2021-10-23}}</ref>.
* Процессор [[Efficeon]] представлял собой 256-битную конструкцию [[VLIW]] второго поколения компании [[Transmeta]], в которой использовался программный механизм для преобразования кода, написанного для процессоров x86, в собственный набор команд чипа<ref>{{Cite web|url=http://datasheets.chipdb.org/Transmeta/pdfs/brochures/efficeon_tm8300_processor.pdf|title=Transmeta Efficeon TM8300 Processor|publisher=[[Transmeta Corporation]]|archive-url=https://web.archive.org/web/20190210132436/http://datasheets.chipdb.org/Transmeta/pdfs/brochures/efficeon_tm8300_processor.pdf|archive-date=10 February 2019|url-status=live}}</ref><ref>{{Cite web|url=http://www.pcworld.com/article/101516/transmeta_unveils_plans_for_tm8000_processor.html|title=Transmeta Unveils Plans for TM8000 Processor - PCWorld|website=web.archive.org|date=2010-04-14|access-date=2021-10-23|archive-date=2010-04-14|archive-url=https://web.archive.org/web/20100414160937/http://www.pcworld.com/article/101516/transmeta_unveils_plans_for_tm8000_processor.html|deadlink=yes}}</ref>.
* Процессор [[Efficeon]] представлял собой 256-битную конструкцию [[VLIW]] второго поколения компании [[Transmeta]], в которой использовался программный механизм для преобразования кода, написанного для процессоров x86, в собственный набор команд чипа<ref>{{Cite web|url=http://datasheets.chipdb.org/Transmeta/pdfs/brochures/efficeon_tm8300_processor.pdf|title=Transmeta Efficeon TM8300 Processor|publisher=[[Transmeta Corporation]]|archive-url=https://web.archive.org/web/20190210132436/http://datasheets.chipdb.org/Transmeta/pdfs/brochures/efficeon_tm8300_processor.pdf|archive-date=2019-02-10|url-status=live}}</ref><ref>{{Cite web|url=http://www.pcworld.com/article/101516/transmeta_unveils_plans_for_tm8000_processor.html|title=Transmeta Unveils Plans for TM8000 Processor - PCWorld|website=web.archive.org|date=2010-04-14|access-date=2021-10-23|archive-date=2010-04-14|archive-url=https://web.archive.org/web/20100414160937/http://www.pcworld.com/article/101516/transmeta_unveils_plans_for_tm8000_processor.html|deadlink=yes}}</ref>.
* Финансируемая DARPA система Data-Intensive Architecture (DIVA) включала в себя 5-ступенчатый конвейерный 256-битный канал данных с [[Процессор в памяти|процессором в памяти]] (PIM), в комплекте с файлом регистров и блоками ALU в процессоре WideWord в 2002 году<ref>{{Cite conference|last=Draper|first=Jeffrey|last2=Sondeen|first2=Jeff|last3=Chang Woo Kang|date=October 2002|title=Implementation of a 256-bit WideWord Processor for the Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) Chip|url=http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|url-status=live|conference=[[International Solid-State Circuits Conference]]|archive-url=https://web.archive.org/web/20170829201228/http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|archive-date=29 August 2017}}</ref>.
* Финансируемая DARPA система Data-Intensive Architecture (DIVA) включала в себя 5-ступенчатый конвейерный 256-битный канал данных с [[Процессор в памяти|процессором в памяти]] (PIM), в комплекте с файлом регистров и блоками ALU в процессоре WideWord в 2002 году<ref>{{Cite conference|last=Draper|first=Jeffrey|last2=Sondeen|first2=Jeff|last3=Chang Woo Kang|date=October 2002|title=Implementation of a 256-bit WideWord Processor for the Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) Chip|url=http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|url-status=live|conference=[[International Solid-State Circuits Conference]]|archive-url=https://web.archive.org/web/20170829201228/http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|archive-date=2017-08-29}}</ref>.


== Программное обеспечение ==
== Программное обеспечение ==


* 256 бит это широко распространённый размер ключа для [[Симметричные криптосистемы|симметричных шифров]] в [[криптография|криптографии]], таких как [[Advanced Encryption Standard|AES]]. Финансируемая [[Управление перспективных исследовательских проектов Министерства обороны США|DARPA]] система интенсивная архитектура данных ({{lang-en|Data-Intensive Architecture (DIVA)}}) включала 5-ступенчатый {{нп3|Конвеер (информатика)|конвейерный|uk|Конвеєр (інформатика)}} 256-битный канал данных [[процессор в памяти|процессор-в-памяти]] ({{lang-en|processor-in-memory (PIM)}}), дополненный регистровым файлом и блоками АЛУ в процессоре «WideWord» в 2002.<ref>{{Cite conference|last=Draper|first=Jeffrey|last2=Sondeen|first2=Jeff|last3=Chang Woo Kang|date=October 2002|title=Implementation of a 256-bit WideWord Processor for the Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) Chip|url=http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|conference=[[:en:International Solid-State Circuits Conference|International Solid-State Circuits Conference]]|archive-url=https://web.archive.org/web/20170829201228/http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|archive-date=29 August 2017|url-status=live}}</ref>
* 256 бит это широко распространённый размер ключа для [[Симметричные криптосистемы|симметричных шифров]] в [[криптография|криптографии]], таких как [[Advanced Encryption Standard|AES]]. Финансируемая [[Управление перспективных исследовательских проектов Министерства обороны США|DARPA]] система интенсивная архитектура данных ({{lang-en|Data-Intensive Architecture (DIVA)}}) включала 5-ступенчатый {{нп3|Конвеер (информатика)|конвейерный|uk|Конвеєр (інформатика)}} 256-битный канал данных [[процессор в памяти|процессор-в-памяти]] ({{lang-en|processor-in-memory (PIM)}}), дополненный регистровым файлом и блоками АЛУ в процессоре «WideWord» в 2002.<ref>{{Cite conference|last=Draper|first=Jeffrey|last2=Sondeen|first2=Jeff|last3=Chang Woo Kang|date=October 2002|title=Implementation of a 256-bit WideWord Processor for the Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) Chip|url=http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|conference=[[:en:International Solid-State Circuits Conference|International Solid-State Circuits Conference]]|archive-url=https://web.archive.org/web/20170829201228/http://sportlab.usc.edu/~changk/publications/esscirc02.pdf|archive-date=2017-08-29|url-status=live}}</ref>
* Увеличение размера слова может ускорить работу математических библиотек с числами повышенной точности в ряде приложений, включая криптографические применения.
* Увеличение размера слова может ускорить работу математических библиотек с числами повышенной точности в ряде приложений, включая криптографические применения.
* Хеш-функция [[SHA-256]].
* Хеш-функция [[SHA-256]].

Текущая версия от 12:36, 25 декабря 2023

В компьютерной архитектуре 256-битными (англ. 256 bit) числами, адресами памяти и другими объектами данных называются те, которые имеют размер в 256 бит (32 октета). Также 256-битными являются те ЦПУ и АЛУ, которые построены на регистрах, шинах адреса и шинах данных такого размера.

В настоящее время нет процессоров общего назначения, созданных для работы с 256-битными целыми числами или адресами, хотя ряд процессоров работают с 256-битными данными. Процессоры имеют наборы команд SIMD (AVX, набор команд FMA и т. д.), где 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей запятой, и одна инструкция может работать со всеми этими значениями параллельно. Однако эти процессоры не работают с отдельными числами длиной 256 двоичных разрядов, только их регистры имеют размер 256 бит.

Представление данных

[править | править код]

В 256-битном регистре может храниться 2256 различных значений. Диапазон целочисленных значений, которые могут быть сохранены в 256 битах, зависит от используемого целочисленного представления. Максимальное значение 256-битного целого числа без знака - 2256 - 1, записанное в десятичной форме как 115,792,089,237,316,195,423,570,985,008,687,907,853,269,984,665,640,564,039,457,584,007,913,129,639,935, или приблизительно 1,1579 x 1077.

256-битные процессоры могут использоваться для прямой адресации до 2256 байт. Уже 2128 (при 128 бит адресации) значительно превысит общий объем данных, хранящихся на Земле по состоянию на 2010 год, который оценивается примерно в 1,2 зеттабайта (более 270 байт)[1].

Аппаратное обеспечение

[править | править код]
  • Многие CPU поддерживают наборы инструкций SIMD (Advanced Vector Extensions и FMA и т. д.), в которых 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей запятой, а одна инструкция может работать со всеми эти значения параллельно. Однако эти процессоры не работают с отдельными числами, длина которых составляет 256 двоичных цифр, только их регистры имеют размер 256 бит.
  • Современные чипы GPU пересылают данные по 256-битной шине памяти (или, возможно, по 512-битной шине с HBM3[2].
  • Процессор Efficeon представлял собой 256-битную конструкцию VLIW второго поколения компании Transmeta, в которой использовался программный механизм для преобразования кода, написанного для процессоров x86, в собственный набор команд чипа[3][4].
  • Финансируемая DARPA система Data-Intensive Architecture (DIVA) включала в себя 5-ступенчатый конвейерный 256-битный канал данных с процессором в памяти (PIM), в комплекте с файлом регистров и блоками ALU в процессоре WideWord в 2002 году[5].

Программное обеспечение

[править | править код]
  • 256 бит это широко распространённый размер ключа для симметричных шифров в криптографии, таких как AES. Финансируемая DARPA система интенсивная архитектура данных (англ. Data-Intensive Architecture (DIVA)) включала 5-ступенчатый конвейерный[укр.] 256-битный канал данных процессор-в-памяти (англ. processor-in-memory (PIM)), дополненный регистровым файлом и блоками АЛУ в процессоре «WideWord» в 2002.[6]
  • Увеличение размера слова может ускорить работу математических библиотек с числами повышенной точности в ряде приложений, включая криптографические применения.
  • Хеш-функция SHA-256.
  • Смарт-контракты используют 256- или 257-битные целые числа; 256-битные слова для виртуальной машины Ethereum. «Мы понимаем, что 257-битный байт довольно необычен, но для смарт-контрактов нормально иметь как минимум 256-битные числа. Ведущая виртуальная машина для смарт-контрактов, Ethereum VM, ввела эту практику, и за ней последовали другие виртуальные машины блокчейн-систем»[7].

Примечания

[править | править код]
  1. ↑ Miller, Rich Digital Universe nears a Zettabyte. Data Center Knowledge (4 мая 2010). Дата обращения: 16 сентября 2010. Архивировано 6 мая 2010 года.
  2. ↑ Scharon Harding. What Are HBM, HBM2 and HBM2E? A Basic Definition (англ.). Tom's Hardware (15 апреля 2021). Дата обращения: 23 октября 2021.
  3. ↑ Transmeta Efficeon TM8300 Processor. Transmeta Corporation. Архивировано 10 февраля 2019 года.
  4. ↑ Transmeta Unveils Plans for TM8000 Processor - PCWorld. web.archive.org (14 апреля 2010). Дата обращения: 23 октября 2021. Архивировано из оригинала 14 апреля 2010 года.
  5. ↑ Draper, Jeffrey; Sondeen, Jeff; Chang Woo Kang (October 2002). Implementation of a 256-bit WideWord Processor for the Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) Chip (PDF). International Solid-State Circuits Conference. Архивировано (PDF) 29 августа 2017.
  6. ↑ Draper, Jeffrey; Sondeen, Jeff; Chang Woo Kang (October 2002). Implementation of a 256-bit WideWord Processor for the Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) Chip (PDF). International Solid-State Circuits Conference. Архивировано (PDF) 29 августа 2017.
  7. ↑ Dmitriy Borisenkov via llvm-dev. RFC: On non 8-bit bytes and the target for it (Wed Oct 23 02:16:41 PDT 2019). Дата обращения: 23 октября 2021. Архивировано 23 октября 2021 года.

Ссылки

[править | править код]


Источник — https://ru.wikipedia.org/w/index.php?title=256_бит&oldid=135118365