ПЛІС: відмінності між версіями
| [неперевірена версія] | [перевірена версія] |
Немає опису редагування |
|||
| (Не показані 39 проміжних версій 18 користувачів) | |||
| Рядок 1: | Рядок 1: | ||
[[Файл:Altera MAX 7128 2500 gate CPLD.jpg|thumb|150px|CPLD ПЛІС Altera MAX 7128, еквівалентна<!-- там коммутація блоків, а не вентилів--> 2500 вентилям]] |
[[Файл:Altera MAX 7128 2500 gate CPLD.jpg|thumb|150px|CPLD ПЛІС Altera MAX 7128, еквівалентна<!-- там коммутація блоків, а не вентилів--> 2500 [[Логічний вентиль|вентилям]]]] |
||
'''Програмована логічна інтегральна схема, ПЛІС''' ({{lang-en|programmable logic device, PLD}}) — електронний компонент, що використовується для створення цифрових інтегральних схем. На відміну від звичайних цифрових [[мікросхема|мікросхем]], логіка роботи ПЛІС не визначається при виготовленні, а задається за допомогою [[програмування|програмування]]. Для програмування використовуються програматори і налагоджувальні середовища, що дозволяють задати бажану структуру цифрового пристрою у вигляді принципової електричної схеми або програми на спеціальних мовах опису апаратури Verilog, VHDL, AHDL та ін. Альтернативою ПЛІС є: Програмований логічний контролер, базові матричні кристали, що вимагають заводського виробничого процесу для програмування; [[ASIC]] — спеціалізовані замовні ВІС (великі інтегральні схеми), які при малосерійному та одиничному виробництві істотно дорожчі; спеціалізовані [[комп'ютер]]и, [[процесор]]и (наприклад, [[Процесор цифрових сигналів|цифровий сигнальний процесор]]) або [[мікроконтролер]]и, які через програмний спосіб реалізації алгоритмів повільніші, ніж ПЛІС. |
|||
'''Програмована логічна інтегральна схема, ПЛІС''' ({{lang-en|programmable logic device, PLD}}) — електронний компонент, який використовують для створення [[цифрова інтегральна схема|цифрових інтегральних схем]]. |
|||
Деякі виробники ПЛІС пропонують програмні процесори для своїх ПЛІС, які можуть бути модифіковані під конкретне завдання, а потім вбудовані в ПЛІС. Тим самим забезпечується зменшення місця на друкованій платі і спрощення проектування самої ПЛІС. |
|||
На відміну від звичайних цифрових [[мікросхема|мікросхем]], логіку роботи ПЛІС не визначають при виготовленні, а задають за допомогою [[програмування]]. Для цього служать програматори і налагоджувальні середовища, що дозволяють задати бажану структуру цифрового пристрою у вигляді принципової електричної схеми або програми спеціальними [[Мови опису апаратури|мовами опису апаратури]] ([[Verilog]], [[VHDL]], [[AHDL]] та інші). |
|||
Альтернативою ПЛІС є: |
|||
* [[програмований логічний контролер]], |
|||
* [[Базовий матричний кристал|базові матричні кристали]], що вимагають заводського виробничого процесу для програмування, |
|||
* [[ASIC]] — спеціалізовані замовні ВІС (великі інтегральні схеми), які при малосерійному та одиничному виробництві істотно дорожчі, |
|||
* спеціалізовані [[комп'ютер]]и, [[процесор]]и (наприклад, [[Процесор цифрових сигналів|цифровий сигнальний процесор]]), |
|||
* [[мікроконтролер]]и, які через програмний спосіб реалізації алгоритмів повільніші, ніж ПЛІС. |
|||
Деякі виробники ПЛІС пропонують програмні процесори, які можуть бути модифіковані під конкретне завдання, а потім вбудовані в ПЛІС. Тим самим забезпечується зменшення використання місця на друкованій платі і спрощення проектування самої ПЛІС. |
|||
== Типи ПЛІС == |
== Типи ПЛІС == |
||
=== Використання ROM пам'яті як ПЛІС === |
|||
{{Розширити розділ|дата=липень 2013}} |
|||
=== Ранні ПЛІС === |
=== Ранні ПЛІС === |
||
У 1970 |
У 1970 Компанія Texas Instruments (TI) розробила маскові (програмовані за допомогою маски, {{lang-en|Mask-programmable}}) ІС, засновані на асоціативній пам'яті лише для читання ({{lang-en|read-only associative memory}}, ROAM) фірми [[IBM]]. Ця мікросхема, TMS2000, програмувалася чергуванням металевих шарів в процесі виробництва ІС. TMS2000 мала до 17 входів і 18 виходів з 8 JK-[[тригер]]ами як пам'ять. Для цих пристроїв компанія TI ввела термін Programmable Logic Array (PLA) — програмована логічна матриця. |
||
=== PAL === |
=== PAL === |
||
{{main|Програмовані матриці логіки}} |
|||
{{Main | PAL (ПЛІС)}} |
|||
'''PAL''' ({{lang-en|Programmable Array Logic}} — програмовані матриці логіки) — це найпростіші [[ПЛІС]], що використовуються для імплементації [[Логічний вентиль|логічних]] функцій в цифрові кола. Введена корпорацією [[Monolithic Memories]] в [[1978]] році. |
|||
{{Розширити розділ|дата=липень 2013}} |
|||
=== GAL === |
=== GAL === |
||
{{Main | GAL}} |
{{Main | GAL (ПЛІС)}} |
||
'''GAL''' (англ. generic array logic) — це ПЛІС, що мають програмовану матрицю «І» і фіксовану матрицю «АБО». |
|||
{{Розширити розділ|дата=липень 2013}} |
|||
=== CPLD === |
=== CPLD === |
||
{{Main | CPLD}} |
{{Main | CPLD}} |
||
'''CPLD''' ({{lang-en | complex programmable logic device}} — складні програмовані логічні пристрої) містять відносно великі програмовані логічні блоки |
'''CPLD''' ({{lang-en | complex programmable logic device}} — складні програмовані логічні пристрої) містять відносно великі програмовані логічні блоки — ''макрокомірки'' ({{lang-en | macrocells}}), з'єднані з зовнішніми виводами і внутрішніми шинами. Функціональність CPLD кодується в енергонезалежній пам'яті, тому немає необхідності їх перепрограмовувати при ввімкненні. Може застосовуватися поряд з великими кристалами для розширення числа входів/виходів, для попередньої обробки сигналів або підтримки інтерфейсів (наприклад, контролер [[UART|COM-порту]], USB, [[VGA]]). |
||
=== FPGA === |
=== FPGA === |
||
{{Main | FPGA}} |
{{Main | FPGA}} |
||
'''FPGA''' ({{lang-en | field-programmable gate array}}) містять блоки множення- |
'''FPGA''' ({{lang-en | field-programmable gate array}}) містять блоки множення-накопичення ({{lang-en|multiply-accumulate, MAC}}), які широко застосовуються при [[Цифрова обробка сигналів|цифровій обробці сигналів]] (DSP), а також логічні елементи (як правило на базі таблиць перекодування — таблиць істинності) та блоки їх комутації. FPGA зазвичай використовуються для обробки сигналів, мають більше логічних елементів і гнучкішу архітектуру, ніж CPLD. Програма для FPGA зберігається в розподіленій пам'яті, яка може бути виконана як на основі енергозалежних осередків статичного ОЗП (подібні мікросхеми виробляють, наприклад, фірми Xilinx і Altera) — у цьому випадку програма не зберігається при зникненні електроживлення мікросхеми, так і на основі енергонезалежних комірок Flash-пам'яті або перемичок antifuse (такі мікросхеми виробляють фірми Microsemi й Lattice Semiconductor) — в цих випадках програма зберігається при зникненні електроживлення. Якщо програма зберігається в енергозалежній пам'яті, то при кожному ввімкненні живлення мікросхеми її необхідно заново конфігурувати за допомогою початкового завантажувача, який може бути вбудовано і в саму FPGA. Альтернативою ПЛІС FPGA є повільніші цифрові процесори обробки сигналів. FPGA застосовуються також, як прискорювачі [[CPU|універсальних процесорів]] в суперкомп'ютерах (наприклад: Cray — XD1, SGI — Проект RASC). |
||
== Етапи проектування == |
|||
* Розробка [[Схема електрична принципова|схеми електричної принципової]] або програми спеціальними [[Мови опису апаратури|мовами опису апаратури]]: [[Verilog]], [[VHDL]], [[AHDL]] та ін; |
|||
* [[Логічний синтез]] за допомогою програм-синтезаторів (отримання списку електричних з'єднань (у вигляді тексту) з абстрактної моделі, записаної мовою опису апаратури); |
|||
* Проектування [[Друкована плата|друкованої плати]] пристрою за допомогою системи автоматизованого проектування (САПР) друкованих плат ([[Altium Designer]], [[gEDA]], [[KiCad]], [[P-CAD]] та ін.) на якій розміщується мікросхема ПЛІС та інші електронні компоненти (резистори, конденсатори, генератори, АЦП, роз'єми і т. д.); |
|||
* Створення файлу конфігурації ПЛІС; |
|||
* Завантаження файлу в мікросхему ПЛІС або окрему мікросхему пам'яті конфігурації, після завантаження конфігурації мікросхема ПЛІС отримує задану функціональність. |
|||
== Огляд родин ПЛІС основних виробників == |
== Огляд родин ПЛІС основних виробників == |
||
ПЛІС широко використовується для побудови різних за складністю і можливостям цифрових пристроїв. Розширення сфери застосування ПЛІС визначається зростаючим попитом на пристрої з швидкою перебудовою виконуваних функцій, скороченням проектно-технологічного цикла нових або модифікованих виробів, наявністю режимів зміни внутрішньої структури в реальному часі, підвищенням швидкодії, зниженням споживаної потужності, розробкою оптимізованих поєднань з мікропроцесорами і сигнальними процесорами (DSP), а також зниженням цін на ці пристрої. |
ПЛІС широко використовується для побудови різних за складністю і можливостям цифрових пристроїв. Розширення сфери застосування ПЛІС визначається зростаючим попитом на пристрої з швидкою перебудовою виконуваних функцій, скороченням проектно-технологічного цикла нових або модифікованих виробів, наявністю режимів зміни внутрішньої структури в реальному часі, підвищенням швидкодії, зниженням споживаної потужності, розробкою оптимізованих поєднань з мікропроцесорами і сигнальними процесорами (DSP), а також зниженням цін на ці пристрої. |
||
За принципом формування необхідної структури цільового цифрового пристрою ПЛІС відносять до двох груп. CPLD (Complex Programmable Logic Device) — комплексні програмовані логічні пристрої, енергонезалежні і з деяким обмеженням допустимого числа перезапису вмісту. FPGA (Field Programmable Gate Array) — програмовані користувачем вентильні матриці, що не мають обмежень по числу перезаписів. У цифровій обробці сигналів (ЦОС) ПЛІС в порівнянні з DSP мають такі переваги, як можливість організації паралельної обробки даних, масштабування смуги пропускання, розширюваність пристрою. |
За принципом формування необхідної структури цільового цифрового пристрою ПЛІС відносять до двох груп. CPLD (Complex Programmable Logic Device) — комплексні програмовані логічні пристрої, енергонезалежні і з деяким обмеженням допустимого числа перезапису вмісту. FPGA (Field Programmable Gate Array) — програмовані користувачем вентильні матриці, що не мають обмежень по числу перезаписів. У цифровій обробці сигналів (ЦОС) ПЛІС в порівнянні з DSP мають такі переваги, як можливість організації паралельної обробки даних, масштабування смуги пропускання, розширюваність пристрою. |
||
Xilinx, Altera, Actel, [[Atmel]], Lattice Semiconductor, Cypress Semiconductor |
Xilinx, Altera, Actel, [[Atmel]], Lattice Semiconductor, Cypress Semiconductor та інші компанії активно створюють ПЛІС, що відрізняються наявністю нових функцій і сприяють подальшому розширенню сфери їх застосування. За результатами діяльності у 2003 році компанії Xilinx, Altera і Actel стали основними розробниками ідеології застосування ПЛІС. |
||
==Xilinx== |
|||
=== Xilinx === |
|||
{{Main|Xilinx}} |
{{Main|Xilinx}} |
||
Xilinx |
Компанія Xilinx заснована в 1984 році. Xilinx при виготовленні ПЛІС використовує технології на основі статичного ОЗП (FPGA серій ХС 4000, XC 3000, XC 5200, Spartan, Virtex), Flash-пам'яті (CPLD XC 9500) і електрично програмованої постійної пам'яті (CPLD серії CoolRunner). Компанія Xilinx — творець ПЛІС FPGA. В наш час{{коли}} популярними сімействами є Virtex-II, Virtex-II Pro, Spartan-IIE і Spartan-3. FPGA серій Virtex і Spartan крім елементів логіки, що реалізують оперативну пам'ять, не займає LC; швидкодійні модулі загального призначення; елементи реалізації стандартів входів виходів. Компанія Xilinx в 2002 році, використовуючи ядра RISC-процесорів IBM PowerPC і ПЛІС Virtex-II Pro, розширила сферу використання ПЛІС. Ядро містить: 5-ступінчастий конвеєр обробки даних; пристрій апаратного множення і ділення, тридцять два 32-розрядних регістра загального призначення; двонаправлений модульно-асоціативний кеш команд і кеш даних (по 16 кбайт); пристрій керування пам'яттю. Споживана потужність ядра — 0,9 мВт/МГц. Компанія Xilinx для виготовлення спеціалізованих FPGA в 2003 році приступила до використання модульної архітектури ASMBL (Application Specific Modular Block). Архітектура ASMBL випробувана на серії Virtex, виготовленої за технологією 90 нм з логічним блоком конфігурації.{{джерело}} |
||
Компанія Xilinx — не тільки творець FPGA, але і розробник серій CPLD (XC9500, CoolRunner, CoolRunner-II). Серед останніх розробок компанії — сімейство CoolRunner-II з архітектурою XPLA3. У порівнянні з CoolRunner досягнуто нижче енергоспоживання і висока швидкодія (застосована технологія FZP), реалізовані можливості підтримки різних цифрових сигнальних стандартів I / О. Остання версія інтегрованого програмного забезпечення (ПЗ) дозволяє підвищити швидкодію останніх моделей ПЛІС до 400 МГц і забезпечити ефективне конструювання на кристалі меншої площі. Зниження виробничої вартості може досягати 60%. |
|||
Компанія Xilinx — не тільки творець FPGA, але і розробник серій CPLD (XC9500, CoolRunner, CoolRunner-II). Серед останніх розробок компанії — сімейство CoolRunner-II з архітектурою XPLA3. У порівнянні з CoolRunner досягнуто нижче енергоспоживання і висока швидкодія (застосована технологія FZP), реалізовані можливості підтримки різних цифрових сигнальних стандартів [[Ввід/вивід|вводу/виводу]]. Остання{{коли}} версія інтегрованого програмного забезпечення (ПЗ) дозволяє підвищити швидкодію останніх моделей ПЛІС до 400 МГц і забезпечити ефективне конструювання на кристалі меншої площі. Зниження виробничої вартості може досягати 60 %. |
|||
Крім компаній-виробників ПЛІС багато сторонніх фірм розробників інтегральних схем беруть участь у створенні САПР. Компанія Mentor Graphics поставляє сімейство засобів синтезу — Precision Synthesis. Цей продукт є частиною комплексного маршруту проектування ПЛІС, включаючи створення, верифікацію та інтеграцію проекту, в тому числі з використанням IP-cores. Інструментальний комплект SET — StartenKit (розробка Scan Engeneering Telecom) використовується для аналогічних цілей, а також розробки прототипів вбудовуваних мікропроцесорних систем, але вже для FPGA фірми Xilinx. Для налагодження ПЗ SoC може використовуватися JTAG-емулятор WindPower ICE (розробка Wind River Systems). Через WindPower ICE можна завантажувати FPGA та програмувати CPLD. Відомо, що надійні та повні інтелектуальні рішення IP (Intellectual Property) пропонуються самими фірмами-розробниками. У виданому компанією Xilinx журналі для користувачів Xilinx IP Selection Guide для ряду областей застосування публікуються переліки сотень IP-рішень. Деякі сфери додатків ПЛІС компанії: |
|||
* Комунікації та мережі (підтримка дуплексного режиму 1 Гбіт Ethernet — Virtex-II; підтримка режиму 10/100 Мбіт Ethernet-Virtex-II, Spartan-II; декодер Ріда-Соломона для цифрового TV, кабельних модемів, бездротових мереж — серії Virtex, Spartan). |
|||
Крім компаній-виробників ПЛІС багато сторонніх фірм розробників інтегральних схем беруть участь у створенні САПР. Компанія Mentor Graphics поставляє сімейство засобів синтезу — Precision Synthesis. Цей продукт є частиною комплексного маршруту проектування ПЛІС, включаючи створення, верифікацію та інтеграцію проекту, в тому числі з використанням IP-cores. Інструментальний комплект SET — StartenKit (розробка Scan Engeneering Telecom) використовується для аналогічних цілей, а також розробки прототипів вбудовуваних мікропроцесорних систем, але вже для FPGA фірми Xilinx. Для налагодження ПЗ SoC може використовуватися JTAG-емулятор WindPower ICE (розробка Wind River Systems). Через WindPower ICE можна завантажувати FPGA та програмувати CPLD. Відомо, що надійні{{джерело}} та повні інтелектуальні рішення IP (Intellectual Property) пропонуються самими фірмами-розробниками. У виданому компанією Xilinx журналі для користувачів Xilinx IP Selection Guide для ряду областей застосування публікуються переліки сотень IP-рішень. Деякі сфери застосування ПЛІС компанії: |
|||
* Комунікації та мережі (підтримка дуплексного режиму 1 Гбіт Ethernet — Virtex-II; підтримка режиму 10/100 Мбіт Ethernet-Virtex-II, Spartan-II; декодер Ріда-Соломона для цифрового TV, кабельних модемів, бездротових мереж — серії Virtex, Spartan).и |
|||
* ЦГЗ (перетворення Фур'є — серія Virtex; регістр зсуву з лінійним зворотним зв'язком для виправлення помилок в системах передачі даних — серії Virtex, Spartan). |
* ЦГЗ (перетворення Фур'є — серія Virtex; регістр зсуву з лінійним зворотним зв'язком для виправлення помилок в системах передачі даних — серії Virtex, Spartan). |
||
* Математичні функції (суматор, віднімальник — серії Virtex, Spartan; дільник в режимі з |
* [[Функція (математика)|Математичні функції]] ([[суматор]], віднімальник — серії Virtex, Spartan; дільник в режимі з рухомою комою для DSP-програм — серії Virtex, Spartan-II). |
||
* Пам'ять і її компоненти (асоціативна пам'ять — серії Virtex, Spartan). |
* Пам'ять і її компоненти (асоціативна пам'ять — серії Virtex, Spartan). |
||
Радіаційно-стійкі FPGA серії Virtex успішно використовуються в «головному мозку» всюдихода Opportunity MER на Марсі (січень 2004 року), контролюючи колісні двигуни, |
Радіаційно-стійкі FPGA серії Virtex успішно використовуються в «головному мозку» всюдихода Opportunity MER на Марсі (січень 2004 року), контролюючи колісні двигуни, керування і різні контрольно-вимірювальні прилади<ref>{{cite article |
||
|url= http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.469.2170&rep=rep1&type=pdf |
|||
|first = Paula J. |
|||
|last = Pingree |
|||
|title = Advancing NASA’s On-Board Processing Capabilities with Reconfigurable FPGA Technologies |
|||
|booktitle = Aerospace Technologies Advancements |
|||
|editor = Dr. Thawar T. Arif |
|||
|date = January 2010 |
|||
|publisher = INTECH |
|||
|place = Croatia |
|||
|language = en}}</ref>. |
|||
ПЛІС Zynq UltraScale+RFSoCs компанії Xilinx налічують до 16 швидкодійних АЦП і ЦАП, інтегрованих до їх структури<ref name="slyusar">{{cite web |
|||
==Altera== |
|||
|url = http://slyusar.kiev.ua/Slyusar2_2018_LP.pdf |
|||
Компанія Altera (www.altera.com, www.altera.efo.ru) заснована в 1983 році. Altera випускає CPLD серій FLEX, MAX3000А, MAX7000В, MAX7000А, MAX7000, MAX II і FPGA серій ACEX, APEX, Mercury, Excalibur, Cyclone, Stratix. Компанія Altera в кінці 80-х років перша запропонувала принципи побудови енергонезалежних CPLD, а в 2004 році представила нове сімейство CPLD MAX II. У порівнянні з попередніми сімействами MAX воно в 2 рази дешевше, споживана потужність в 10 разів менше, логічна ємність у 4 рази більше, а швидкодія в 2 рази вище. Таких результатів вдалося досягти за рахунок використання LUT-based архітектури на основі макрокомірок (LAB) і технології Flash з шістьма рівнями металізації. Сімейство підтримується безкоштовною версією САПР Quartus II Web Edition. |
|||
|author = Слюсар В.И. |
|||
З недавніх пір компанія Altera правомірно використовує назву FPGA для випускаються ПЛІС відповідних серій. У 2002 році розпочато виробництво FPGA сімейства Stratix. Мікросхема містить 28 блоків ЦГЗ з вбудованими оптимізованими для ЦГЗ помножувача (99 із загальним числом 224). ПЛІС Stratix володіють широкою смугою пропускання за рахунок реалізації: |
|||
|title = Развитие схемотехники ЦАР: некоторые итоги. Часть 2. |
|||
* максимальної швидкодії проектування системи за допомогою сполучної матриці MultiTrack і техніки маршрутизації DirectDrive; |
|||
|work = Первая миля. Last mile (Приложение к журналу "Электроника: наука, технология, бизнес") |
|||
* трирівневої системи пам'яті TriMatrix; широкосмугових блоків DSP; |
|||
|number = 2 |
|||
* засобів I/O, що підтримують різні стандарти диференціального I / O і високошвидкісні інтерфейси систем зв'язків. |
|||
|year = 2018 |
|||
Останні обслуговують до 116 каналів, з яких 80 розраховані на швидкість передачі до 840 Мбіт / с). Блоки пам'яті TriMatrix складаються з трьох реконфігурованих модулів, 12 модулів MegaRAM ємністю 512 кбіт кожен, до 520 модулів М4К ємністю 4 кбіт, до 1118 модулів М512 ємністю 512 біт. Додаванням до функцій сімейства Stratix високошвидкісних послідовних прийомопередавачів (від 4 до 20) отримано сімейство Stratix GX. При цьому використовувалася технологія Clock Dak Recovery, що має вбудовані блоки SERDES зі швидкістю обміну даними по послідовному каналу до 3,125 Гбіт / с. FPGA Stratix і Stratix GX виробляються з вбудованими DSP (до 20 GMAC). Використовуючи переваги сімейства Stratix, компанія Altera в 2004 році представила сімейство ПЛІС Stratix II, що має поліпшену логічну структуру і дозволяє розробникам на меншій площі кристала реалізувати ті ж функціональні можливості. У мікросхемі підтримується більш 9Мбіт RAM на кристалі, максимальна кількість вбудованих множителів — 768 і до 96 блоків DSP. Компанія Altera реалізувала в SoC стандартне апаратне процесорне ядро 32-розрядного RISC-процесора ARM9 на одному кристалі з логічною матрицею Excalibur. Процесорне ядро працює на частотедо 200 МГц. В основі SoC лежить FPGA APEX20KE логічної ємністю від 100 тис. до 1 млн вентилів. Excalibur має внутрішню однопортову SRAM до 250 кбайт і внутрішній двопортовий SRAM до 120 кбайт. Число програмованих користувачем I / O — від 173 до 521. Сімейство містить кілька фіксованих периферійних вузлів типу універсальних асинхронних прийомопередавачів і таймерів. З метою технічного рішення виробів класу SoC і реалізації спеціалізованого процесорного ядра, що завантажується в структуру FPGA, Altera використовує 16/32-разрядне RISC-ядро Nios. Воно має конвеєрну архітектуру на базі APEX 20K і складається з 1000 логічних осередків (12% ємності FPGA Altera APEX20К200Е). |
|||
|pages = 76—80 |
|||
Компанією Altera для програмної підтримки ПЛІС створені середовища розробки MAX + PLUS II і Quartus II, а також безкоштовні MAX + PLUSIIBASELINE і QuartusII Web Edition ver. 4. САПР підтримують всі етапи проектування. |
|||
|accessdate = 6 квітня 2020 |
|||
Деякі сфери додатків ПЛІС: |
|||
|archive-date = 20 червня 2018 |
|||
* ЦГЗ (швидке перетворення Фур'є — серії Excalibur, APEX, Mercury, Stratix; системи передачі даних — серії Excalibur, APEX, Mercury, Stratix). |
|||
|archive-url = https://web.archive.org/web/20180620001527/http://www.slyusar.kiev.ua/Slyusar2_2018_LP.pdf |
|||
* Комунікації та мережі (SDLC-контролер — Stratix, Stratix II, Cyclon; 502 MAC-сімейства Excalibur, Stratix; кодер / декодер — ACEX, APEX, Stratix II; конвертор — серії ACEX, APEX, Stratix, Excalibur). |
|||
}}</ref>. |
|||
До областей застосування ПЛІС компанії Altera слід віднести цифрові радіорелейні станції, радіолокаційне обладнання, електронно-побутову техніку, медичну техніку, керуючі контролери, інформаційні панно, лічильники рідини і тепла, касові термінали, торгові автомати і багато іншого. |
|||
==Microsemi== |
|||
=== Altera === |
|||
Компанія [[Microsemi Corporation]] купила в листопаді [[2010]] р. фірму Actel — третього в світі за об'ємами продажу виробника FPGA ($ 150 млн. в 2003 році) після Xilinx і Altera (www.microsemi.com, www.actel.com).<ref name="Microsemi_acquire_Actel">{{cite web|publisher=Microsemi|url=http://www.microsemi.com/company/acquisitions#actel|title=Acquisitions|accessdate=2013-04-15}}</ref><ref name="Microsemi_acquire_Actel_2">{{cite web|publisher=EDN|url=http://www.edn.com/electronics-news/4363710/Microsemi-to-acquire-Actel|title=Microsemi to acquire Actel|accessdate=2013-04-15}}</ref> |
|||
{{Main|Altera}} |
|||
Компанія Actel була заснована в 1985 році. |
|||
{{дослівний переклад|url=https://kit-e.ru/fpga/sostoyanie-rynka-i-rasshirenie-sfery-primeneniya-plis}} |
|||
=== Microsemi === |
|||
Компанія [[Microsemi Corporation]] купила в листопаді [[2010]] р. фірму Actel — третього в світі за об'ємами продажу виробника FPGA ($150 млн в 2003 році) після Xilinx і Altera (www.microsemi.com, www.actel.com).<ref name="Microsemi_acquire_Actel">{{cite web|publisher=Microsemi|url=http://www.microsemi.com/company/acquisitions#actel|title=Acquisitions|accessdate=2013-04-15|archiveurl=https://www.webcitation.org/6HynritmZ?url=http://www.microsemi.com/company/acquisitions#actel|archivedate=2013-07-09|deadurl=no}}</ref><ref name="Microsemi_acquire_Actel_2">{{cite web|publisher=EDN|url=http://www.edn.com/electronics-news/4363710/Microsemi-to-acquire-Actel|title=Microsemi to acquire Actel|accessdate=2013-04-15|archiveurl=https://www.webcitation.org/6HynsRErT?url=http://www.edn.com/electronics-news/4363710/Microsemi-to-acquire-Actel|archivedate=2013-07-09|deadurl=no}}</ref> |
|||
Компанія Actel була заснована в 1985 році. |
|||
Компанія пропонує мікросхеми: |
Компанія пропонує мікросхеми: |
||
* перепрограмувальні по Flash-технології (сімейства ProASIC, ProASICPLUS, HiReProASICPLUS); |
* перепрограмувальні по Flash-технології (сімейства ProASIC, ProASICPLUS, HiReProASICPLUS); |
||
* одноразово програмовані по Antifuse-технології (сімейства Axcelerator, eX, SX |
* одноразово програмовані по Antifuse-технології (сімейства Axcelerator, eX, SX/SX-A, MX, Legocy Products, HiRelAntifuse); |
||
* одноразово програмовані радіаційностійкі. |
* одноразово програмовані радіаційностійкі. |
||
На відміну від продуктів інших компаній, ПЛІС Microsemi мають елементи Flash-пам'яті, розподілені по всій площі кристала, які одночасно є ключами, які задають конфігурацію. З останніх розробок FPGA — незалежне сімейство ProASICPLUS. Архітектура мікросхеми складається з ядра, ланцюгів маршрутизації, блоків вбудованої пам'яті, блоків обробки синхрочастоти, блоків I/O, порту JTAG. Підтримується ПО Designer компанії Microsemi. У ProASICPLUS при зіставленні з FPGA інших компаній з однаковою кількістю вентилів — кількість виводів більша. Основна властивість мікросхеми, що дозволяє істотно розширити сферу їх застосування — це радіаційна стійкість з накопиченою дозою не менше 200 Крад. З першого кварталу 2004 року компанія випускає зразки нової швидкодіючої серії Military Axcelerator, атестованих на повний військовий діапазон. Схеми забезпечують внутрішню швидкодію 500 МГц, швидкість передачі даних між кристалами 300 МГц і містять від 30 тис. до 250 тис. вентильних елементів. Реалізуються в пластмасових або керамічних корпусах (температурний діапазон: −55 … +125 ° |
На відміну від продуктів інших компаній, ПЛІС Microsemi мають елементи Flash-пам'яті, розподілені по всій площі кристала, які одночасно є ключами, які задають конфігурацію. З останніх розробок FPGA — незалежне сімейство ProASICPLUS. Архітектура мікросхеми складається з ядра, ланцюгів маршрутизації, блоків вбудованої пам'яті, блоків обробки синхрочастоти, блоків I/O, порту JTAG. Підтримується ПО Designer компанії Microsemi. У ProASICPLUS при зіставленні з FPGA інших компаній з однаковою кількістю вентилів — кількість виводів більша. Основна властивість мікросхеми, що дозволяє істотно розширити сферу їх застосування — це радіаційна стійкість з накопиченою дозою не менше 200 Крад. З першого кварталу 2004 року компанія випускає зразки нової швидкодіючої серії Military Axcelerator, атестованих на повний військовий діапазон. Схеми забезпечують внутрішню швидкодію 500 МГц, швидкість передачі даних між кристалами 300 МГц і містять від 30 тис. до 250 тис. вентильних елементів. Реалізуються в пластмасових або керамічних корпусах (температурний діапазон: −55 … +125 °С). Вихідна ціна — $770. |
||
Для налагодження проектів на ПЛІС з Flash-технологією використовується Modelism фірми [[Mentor Graphics]], а для ПЛІС з Antifuse-технологією — безкоштовні засоби розробки Libero IDE Silver. Продукція компанії призначена в першу чергу для військових і космічних програм. Проте останнім часом розширюється сфера застосування розробок для індустріального (атомна промисловість), телекомунікаційного (модеми, роутери, маршрутизатори), медичного (діагностичне обладнання), систем захисту даних (криптографія), ігрового та іншого обладнання. Компанія пропонує такі сімейства IP-ядер: |
Для налагодження проектів на ПЛІС з Flash-технологією використовується Modelism фірми [[Mentor Graphics]], а для ПЛІС з Antifuse-технологією — безкоштовні засоби розробки Libero IDE Silver. Продукція компанії призначена в першу чергу для військових і космічних програм. Проте останнім часом розширюється сфера застосування розробок для індустріального (атомна промисловість), телекомунікаційного (модеми, роутери, маршрутизатори), медичного (діагностичне обладнання), систем захисту даних (криптографія), ігрового та іншого обладнання. Компанія пропонує такі сімейства IP-ядер: |
||
* інтерфейсні шини; |
* інтерфейсні шини; |
||
| Рядок 68: | Рядок 111: | ||
Наприклад, IP-ядра: |
Наприклад, IP-ядра: |
||
* Комунікації та мережі (кодер / декодер-Axcelerator, SX-A/SX; підтримка режиму 10/100/1000 в Ethernet-комутатори, концентратори, маршрутизатори-Axcelerator, ProASICPLUS). |
* Комунікації та мережі (кодер / декодер-Axcelerator, SX-A/SX; підтримка режиму 10/100/1000 в Ethernet-комутатори, концентратори, маршрутизатори-Axcelerator, ProASICPLUS). |
||
* Процесори (8-розрядне мікропроцесорне ядро Zilog Z80 фірми CAST-Axcelerator, ProASICPLUS, SX-A/SX, RTSX-S; 8-розрядний мікропроцесор 6809 фірми Inicore — Axcelerator, ProASICPLUS, ProASIC, SX-A/SX, MX; LCD |
* Процесори (8-розрядне мікропроцесорне ядро Zilog Z80 фірми CAST-Axcelerator, ProASICPLUS, SX-A/SX, RTSX-S; 8-розрядний мікропроцесор 6809 фірми Inicore — Axcelerator, ProASICPLUS, ProASIC, SX-A/SX, MX; LCD-контролер фірми Inicore — Axcelerator, SX-A/SX, MX; контролери пам'яті SDR SDRAM фірми Morethan / P — Axcelerator, ProASICPLUS, RT545-S). |
||
=== Lattice Semiconductor === |
|||
{{Розширити розділ|дата=липень 2013}} |
|||
=== Achronix === |
|||
{{Розширити розділ|дата=липень 2013}} |
|||
=== QuickLogic === |
|||
{{Розширити розділ|дата=липень 2013}} |
|||
=== Atmel === |
|||
Компанія [[Atmel]] заснована 1984 року. Компанія відома розробкою, виробництвом і маркетингом просунутих напівпровідникових приладів, у тому числі ПЛІС CPLD і FPGA. Atmel випускає програмовані SoC серії АТ94К, що включає RISC-мікроконтролер [[AVR]], ПЛІС, схему управління, пам'ять і пристрої вводу-виводу. Такий рівень інтеграції успішно використовується в портативному і бездротовому устаткуванні: персональних цифрових помічників і їх периферійних пристроях, допоміжному обладнанні стільникових телефонів, глобальних системах позиціонування, портативному тестовому обладнанні, пристроях роздрібної торгівлі, системах безпеки, бездротових мережах. У новій платформі AT91RM9200 (2003 рік) використовується процесор ARM920T, стандартна матриця, що складається з периферійних пристроїв пам'яті. Таке рішення дозволяє замінювати процесори для ЦГЗ. Atmel або замовник IP-модуля може додати ПЛІС FPGA, наприклад Virtex-II від Xilinx. При завантаженні FPGA компанія Atmel використовує мікросхеми пам'яті серії АТ17СХХХ, побудовані по Flash-технології. Для проектування можна використовувати продукти Synario, [[ABEL]] і CUPL. |
|||
==Atmel== |
|||
Компанія Atmel (www.atmel.com, www.atmel.ru, www.atmel.argussoft.ru) заснована в 1984 році. Компанія відома розробкою, виробництвом і маркетингом просунутих напівпровідникових приладів, у тому числі ПЛІС CPLD і FPGA. Atmel випускає програмовані SoC, наприклад АТ94К10, що включає RISC-мікроконтроллер, ПЛІС, схему управління, пам'ять і пристрій вводу-виводу. Такий рівень інтеграції успішно використовується в портативному і бездротовому устаткуванні: персональних цифрових помічників і їх периферійних пристроях, допоміжному обладнанні стільникових телефонів, глобальних системах позиціонування, портативному тестовому обладнанні, пристроях роздрібної торгівлі, системах безпеки, бездротових мережах. У новій платформі AT91RM9200 (2003 рік) використовується процесор ARM920T, стандартна матриця, що складається з периферійних пристроїв пам'яті. Таке рішення дозволяє замінювати процесори для ЦГЗ. Atmel або замовник IP-модуля може додати ПЛІС FPGA, наприклад Virtex-II від Xilinx. При завантаженні FPGA компанія Atmel використовує мікросхеми пам'яті серії АТ17СХХХ, побудовані по Flash-технології. Для проектування можна використовувати продукти Synario, ABEL і CUPL. |
|||
== Примітки == |
== Примітки == |
||
{{примітки}} |
{{примітки}} |
||
== Див. також == |
|||
* [[Базовий матричний кристал]] |
|||
== Посилання == |
== Посилання == |
||
* [http://www.fpga4fun.com/ Кілька проектів] |
* [http://www.fpga4fun.com/ Кілька проектів] {{Webarchive|url=https://web.archive.org/web/20101223213520/http://www.fpga4fun.com/ |date=23 грудня 2010 }}{{ref-en}} |
||
* [http://www.labfor.ru/?act=metod&target=metod_leso2_1 |
* [http://www.labfor.ru/?act=metod&target=metod_leso2_1 Исследование цифровых устройств на основе программируемых логических интегральных схем (ПЛИС) в среде Quartus II. Методические указания.] {{Webarchive|url=https://web.archive.org/web/20160304221830/http://www.labfor.ru/?act=metod&target=metod_leso2_1 |date=4 березня 2016 }}{{ref-ru}} |
||
* [http://www.opencores.org/ OpenCores] {{Webarchive|url=https://web.archive.org/web/20110226000636/http://opencores.org/ |date=26 лютого 2011 }}{{ref-en}} — Підбірка проектів для ПЛІС з [[Відкрите програмне забезпечення|відкритим кодом]]. |
|||
* [http://www.opencores.org/ Opencores] Источник готовых разработок |
|||
* [https://web.archive.org/web/20080302042553/http://www.dsol.ru/book7/ ПЛИС фирмы Altera: проектирование устройств обработки сигналов. Стешенко В. Б.]{{ref-ru}} |
|||
* [http://cubloc.com/product/01_01.php Cubloc contrller с поддержкой ПЛИС] |
|||
* В. Соловьев, А. Климович. [http://www.chipinfo.ru/literature/chipnews/200305/3.html Введение в проектирование комбинационных схем на ПЛИС] {{Webarchive|url=https://web.archive.org/web/20110917181757/http://chipinfo.ru/literature/chipnews/200305/3.html |date=17 вересня 2011 }}{{ref-ru}} |
|||
* http://www.dsol.ru/book7/ ПЛИС фирмы Altera: проектирование устройств обработки сигналов. Стешенко В. Б. |
|||
* [http://www.iclothes.ru/State_3.html ПЛИС Actel — основа при реализации SoC бортовой аппаратуры] {{Webarchive|url=https://web.archive.org/web/20101121031848/http://www.iclothes.ru/State_3.html |date=21 листопада 2010 }}{{ref-ru}} |
|||
* В. Соловьев, А. Климович. [http://www.chipinfo.ru/literature/chipnews/200305/3.html Введение в проектирование комбинационных схем на ПЛИС] |
|||
* [http://www.gaw.ru/html.cgi/txt/ic/Xilinx/plis/plis_fpga.htm ПЛИС FPGA] {{Webarchive|url=https://web.archive.org/web/20110424062236/http://www.gaw.ru/html.cgi/txt/ic/Xilinx/plis/plis_fpga.htm |date=24 квітня 2011 }}{{ref-ru}} |
|||
* [http://www.iclothes.ru/State_3.html ПЛИС Actel — основа при реализации SoC бортовой аппаратуры] |
|||
* [http://www.osp.ru/os/2000/10/178242/ Платформы. Технология ПЛИС и ее применение для создания нейрочипов] {{Webarchive|url=https://web.archive.org/web/20110415003029/http://www.osp.ru/os/2000/10/178242/ |date=15 квітня 2011 }}{{ref-ru}} |
|||
* [http://www.gaw.ru/html.cgi/txt/ic/Xilinx/plis/plis_fpga.htm ПЛИС FPGA] |
|||
* [http://www.osp.ru/os/2000/10/178242/ Платформы. Технология ПЛИС и ее применение для создания нейрочипов] |
|||
{{Вікіфікувати|дата=Січень 2012}} |
|||
{{Hardware-stub}} |
|||
{{Tech-stub}} |
|||
{{rq|refimprove=листопад 2017|оновити=серпень 2013|вікіфікувати=січень 2012}} |
|||
{{Технології CPU}} |
|||
{{ВП-портали|Програмування|Інформаційні технології}} |
|||
[[Категорія:Мікроелектроніка]] |
[[Категорія:Мікроелектроніка]] |
||
[[Категорія: |
[[Категорія:Вентильні матриці]] |
||
Поточна версія на 08:19, 31 жовтня 2023
Програмована логічна інтегральна схема, ПЛІС (англ. programmable logic device, PLD) — електронний компонент, який використовують для створення цифрових інтегральних схем.
На відміну від звичайних цифрових мікросхем, логіку роботи ПЛІС не визначають при виготовленні, а задають за допомогою програмування. Для цього служать програматори і налагоджувальні середовища, що дозволяють задати бажану структуру цифрового пристрою у вигляді принципової електричної схеми або програми спеціальними мовами опису апаратури (Verilog, VHDL, AHDL та інші).
Альтернативою ПЛІС є:
- програмований логічний контролер,
- базові матричні кристали, що вимагають заводського виробничого процесу для програмування,
- ASIC — спеціалізовані замовні ВІС (великі інтегральні схеми), які при малосерійному та одиничному виробництві істотно дорожчі,
- спеціалізовані комп'ютери, процесори (наприклад, цифровий сигнальний процесор),
- мікроконтролери, які через програмний спосіб реалізації алгоритмів повільніші, ніж ПЛІС.
Деякі виробники ПЛІС пропонують програмні процесори, які можуть бути модифіковані під конкретне завдання, а потім вбудовані в ПЛІС. Тим самим забезпечується зменшення використання місця на друкованій платі і спрощення проектування самої ПЛІС.
 | Цей розділ потребує доповнення. (липень 2013) |
У 1970 Компанія Texas Instruments (TI) розробила маскові (програмовані за допомогою маски, англ. Mask-programmable) ІС, засновані на асоціативній пам'яті лише для читання (англ. read-only associative memory, ROAM) фірми IBM. Ця мікросхема, TMS2000, програмувалася чергуванням металевих шарів в процесі виробництва ІС. TMS2000 мала до 17 входів і 18 виходів з 8 JK-тригерами як пам'ять. Для цих пристроїв компанія TI ввела термін Programmable Logic Array (PLA) — програмована логічна матриця.
PAL (англ. Programmable Array Logic — програмовані матриці логіки) — це найпростіші ПЛІС, що використовуються для імплементації логічних функцій в цифрові кола. Введена корпорацією Monolithic Memories в 1978 році.
| Цей розділ потребує доповнення. (липень 2013) |
GAL (англ. generic array logic) — це ПЛІС, що мають програмовану матрицю «І» і фіксовану матрицю «АБО».
| Цей розділ потребує доповнення. (липень 2013) |
CPLD (англ. complex programmable logic device — складні програмовані логічні пристрої) містять відносно великі програмовані логічні блоки — макрокомірки (англ. macrocells), з'єднані з зовнішніми виводами і внутрішніми шинами. Функціональність CPLD кодується в енергонезалежній пам'яті, тому немає необхідності їх перепрограмовувати при ввімкненні. Може застосовуватися поряд з великими кристалами для розширення числа входів/виходів, для попередньої обробки сигналів або підтримки інтерфейсів (наприклад, контролер COM-порту, USB, VGA).
FPGA (англ. field-programmable gate array) містять блоки множення-накопичення (англ. multiply-accumulate, MAC), які широко застосовуються при цифровій обробці сигналів (DSP), а також логічні елементи (як правило на базі таблиць перекодування — таблиць істинності) та блоки їх комутації. FPGA зазвичай використовуються для обробки сигналів, мають більше логічних елементів і гнучкішу архітектуру, ніж CPLD. Програма для FPGA зберігається в розподіленій пам'яті, яка може бути виконана як на основі енергозалежних осередків статичного ОЗП (подібні мікросхеми виробляють, наприклад, фірми Xilinx і Altera) — у цьому випадку програма не зберігається при зникненні електроживлення мікросхеми, так і на основі енергонезалежних комірок Flash-пам'яті або перемичок antifuse (такі мікросхеми виробляють фірми Microsemi й Lattice Semiconductor) — в цих випадках програма зберігається при зникненні електроживлення. Якщо програма зберігається в енергозалежній пам'яті, то при кожному ввімкненні живлення мікросхеми її необхідно заново конфігурувати за допомогою початкового завантажувача, який може бути вбудовано і в саму FPGA. Альтернативою ПЛІС FPGA є повільніші цифрові процесори обробки сигналів. FPGA застосовуються також, як прискорювачі універсальних процесорів в суперкомп'ютерах (наприклад: Cray — XD1, SGI — Проект RASC).
- Розробка схеми електричної принципової або програми спеціальними мовами опису апаратури: Verilog, VHDL, AHDL та ін;
- Логічний синтез за допомогою програм-синтезаторів (отримання списку електричних з'єднань (у вигляді тексту) з абстрактної моделі, записаної мовою опису апаратури);
- Проектування друкованої плати пристрою за допомогою системи автоматизованого проектування (САПР) друкованих плат (Altium Designer, gEDA, KiCad, P-CAD та ін.) на якій розміщується мікросхема ПЛІС та інші електронні компоненти (резистори, конденсатори, генератори, АЦП, роз'єми і т. д.);
- Створення файлу конфігурації ПЛІС;
- Завантаження файлу в мікросхему ПЛІС або окрему мікросхему пам'яті конфігурації, після завантаження конфігурації мікросхема ПЛІС отримує задану функціональність.
ПЛІС широко використовується для побудови різних за складністю і можливостям цифрових пристроїв. Розширення сфери застосування ПЛІС визначається зростаючим попитом на пристрої з швидкою перебудовою виконуваних функцій, скороченням проектно-технологічного цикла нових або модифікованих виробів, наявністю режимів зміни внутрішньої структури в реальному часі, підвищенням швидкодії, зниженням споживаної потужності, розробкою оптимізованих поєднань з мікропроцесорами і сигнальними процесорами (DSP), а також зниженням цін на ці пристрої. За принципом формування необхідної структури цільового цифрового пристрою ПЛІС відносять до двох груп. CPLD (Complex Programmable Logic Device) — комплексні програмовані логічні пристрої, енергонезалежні і з деяким обмеженням допустимого числа перезапису вмісту. FPGA (Field Programmable Gate Array) — програмовані користувачем вентильні матриці, що не мають обмежень по числу перезаписів. У цифровій обробці сигналів (ЦОС) ПЛІС в порівнянні з DSP мають такі переваги, як можливість організації паралельної обробки даних, масштабування смуги пропускання, розширюваність пристрою. Xilinx, Altera, Actel, Atmel, Lattice Semiconductor, Cypress Semiconductor та інші компанії активно створюють ПЛІС, що відрізняються наявністю нових функцій і сприяють подальшому розширенню сфери їх застосування. За результатами діяльності у 2003 році компанії Xilinx, Altera і Actel стали основними розробниками ідеології застосування ПЛІС.
Компанія Xilinx заснована в 1984 році. Xilinx при виготовленні ПЛІС використовує технології на основі статичного ОЗП (FPGA серій ХС 4000, XC 3000, XC 5200, Spartan, Virtex), Flash-пам'яті (CPLD XC 9500) і електрично програмованої постійної пам'яті (CPLD серії CoolRunner). Компанія Xilinx — творець ПЛІС FPGA. В наш час[коли?] популярними сімействами є Virtex-II, Virtex-II Pro, Spartan-IIE і Spartan-3. FPGA серій Virtex і Spartan крім елементів логіки, що реалізують оперативну пам'ять, не займає LC; швидкодійні модулі загального призначення; елементи реалізації стандартів входів виходів. Компанія Xilinx в 2002 році, використовуючи ядра RISC-процесорів IBM PowerPC і ПЛІС Virtex-II Pro, розширила сферу використання ПЛІС. Ядро містить: 5-ступінчастий конвеєр обробки даних; пристрій апаратного множення і ділення, тридцять два 32-розрядних регістра загального призначення; двонаправлений модульно-асоціативний кеш команд і кеш даних (по 16 кбайт); пристрій керування пам'яттю. Споживана потужність ядра — 0,9 мВт/МГц. Компанія Xilinx для виготовлення спеціалізованих FPGA в 2003 році приступила до використання модульної архітектури ASMBL (Application Specific Modular Block). Архітектура ASMBL випробувана на серії Virtex, виготовленої за технологією 90 нм з логічним блоком конфігурації.[джерело?]
Компанія Xilinx — не тільки творець FPGA, але і розробник серій CPLD (XC9500, CoolRunner, CoolRunner-II). Серед останніх розробок компанії — сімейство CoolRunner-II з архітектурою XPLA3. У порівнянні з CoolRunner досягнуто нижче енергоспоживання і висока швидкодія (застосована технологія FZP), реалізовані можливості підтримки різних цифрових сигнальних стандартів вводу/виводу. Остання[коли?] версія інтегрованого програмного забезпечення (ПЗ) дозволяє підвищити швидкодію останніх моделей ПЛІС до 400 МГц і забезпечити ефективне конструювання на кристалі меншої площі. Зниження виробничої вартості може досягати 60 %.
Крім компаній-виробників ПЛІС багато сторонніх фірм розробників інтегральних схем беруть участь у створенні САПР. Компанія Mentor Graphics поставляє сімейство засобів синтезу — Precision Synthesis. Цей продукт є частиною комплексного маршруту проектування ПЛІС, включаючи створення, верифікацію та інтеграцію проекту, в тому числі з використанням IP-cores. Інструментальний комплект SET — StartenKit (розробка Scan Engeneering Telecom) використовується для аналогічних цілей, а також розробки прототипів вбудовуваних мікропроцесорних систем, але вже для FPGA фірми Xilinx. Для налагодження ПЗ SoC може використовуватися JTAG-емулятор WindPower ICE (розробка Wind River Systems). Через WindPower ICE можна завантажувати FPGA та програмувати CPLD. Відомо, що надійні[джерело?] та повні інтелектуальні рішення IP (Intellectual Property) пропонуються самими фірмами-розробниками. У виданому компанією Xilinx журналі для користувачів Xilinx IP Selection Guide для ряду областей застосування публікуються переліки сотень IP-рішень. Деякі сфери застосування ПЛІС компанії:
- Комунікації та мережі (підтримка дуплексного режиму 1 Гбіт Ethernet — Virtex-II; підтримка режиму 10/100 Мбіт Ethernet-Virtex-II, Spartan-II; декодер Ріда-Соломона для цифрового TV, кабельних модемів, бездротових мереж — серії Virtex, Spartan).и
- ЦГЗ (перетворення Фур'є — серія Virtex; регістр зсуву з лінійним зворотним зв'язком для виправлення помилок в системах передачі даних — серії Virtex, Spartan).
- Математичні функції (суматор, віднімальник — серії Virtex, Spartan; дільник в режимі з рухомою комою для DSP-програм — серії Virtex, Spartan-II).
- Пам'ять і її компоненти (асоціативна пам'ять — серії Virtex, Spartan).
Радіаційно-стійкі FPGA серії Virtex успішно використовуються в «головному мозку» всюдихода Opportunity MER на Марсі (січень 2004 року), контролюючи колісні двигуни, керування і різні контрольно-вимірювальні прилади[1].
ПЛІС Zynq UltraScale+RFSoCs компанії Xilinx налічують до 16 швидкодійних АЦП і ЦАП, інтегрованих до їх структури[2].
| Текст вилучений зі статті через підозру в порушенні авторських прав |
 Текст, який раніше перебував на цій сторінці, запідозрений у порушенні авторських прав через те, що є дослівним перекладом з таких джерел:
Тому, хто поставив цей шаблон: |
|
Не редагуйте статтю зараз, навіть якщо ви збираєтеся її переписати. Додержуйтеся вказівок нижче.
У випадку, якщо новий текст написаний не буде, ця стаття буде вилучена через тиждень після появи цього попередження. (Детальніше див. документацію шаблону.) Вихідний текст цієї статті з можливим порушенням копірайту можна знайти в історії змін. Зверніть увагу, що розміщення у Вікіпедії матеріалів, включаючи дослівний переклад, автор яких не надав явного дозволу на їхнє використання відповідно до ліцензії GNU FDL без незмінюваних секцій та Creative Commons із зазначенням автора / розповсюдження на тих самих умовах, може бути порушенням законів про авторське право. Користувачі, які додають до Вікіпедії такі матеріали, можуть бути тимчасово позбавлені права редагувати статті. Незважаючи ні на що, ми завжди раді вашим оригінальним статтям. Дякуємо. |
Компанія Microsemi Corporation купила в листопаді 2010 р. фірму Actel — третього в світі за об'ємами продажу виробника FPGA ($150 млн в 2003 році) після Xilinx і Altera (www.microsemi.com, www.actel.com).[3][4] Компанія Actel була заснована в 1985 році.
Компанія пропонує мікросхеми:
- перепрограмувальні по Flash-технології (сімейства ProASIC, ProASICPLUS, HiReProASICPLUS);
- одноразово програмовані по Antifuse-технології (сімейства Axcelerator, eX, SX/SX-A, MX, Legocy Products, HiRelAntifuse);
- одноразово програмовані радіаційностійкі.
На відміну від продуктів інших компаній, ПЛІС Microsemi мають елементи Flash-пам'яті, розподілені по всій площі кристала, які одночасно є ключами, які задають конфігурацію. З останніх розробок FPGA — незалежне сімейство ProASICPLUS. Архітектура мікросхеми складається з ядра, ланцюгів маршрутизації, блоків вбудованої пам'яті, блоків обробки синхрочастоти, блоків I/O, порту JTAG. Підтримується ПО Designer компанії Microsemi. У ProASICPLUS при зіставленні з FPGA інших компаній з однаковою кількістю вентилів — кількість виводів більша. Основна властивість мікросхеми, що дозволяє істотно розширити сферу їх застосування — це радіаційна стійкість з накопиченою дозою не менше 200 Крад. З першого кварталу 2004 року компанія випускає зразки нової швидкодіючої серії Military Axcelerator, атестованих на повний військовий діапазон. Схеми забезпечують внутрішню швидкодію 500 МГц, швидкість передачі даних між кристалами 300 МГц і містять від 30 тис. до 250 тис. вентильних елементів. Реалізуються в пластмасових або керамічних корпусах (температурний діапазон: −55 … +125 °С). Вихідна ціна — $770. Для налагодження проектів на ПЛІС з Flash-технологією використовується Modelism фірми Mentor Graphics, а для ПЛІС з Antifuse-технологією — безкоштовні засоби розробки Libero IDE Silver. Продукція компанії призначена в першу чергу для військових і космічних програм. Проте останнім часом розширюється сфера застосування розробок для індустріального (атомна промисловість), телекомунікаційного (модеми, роутери, маршрутизатори), медичного (діагностичне обладнання), систем захисту даних (криптографія), ігрового та іншого обладнання. Компанія пропонує такі сімейства IP-ядер:
- інтерфейсні шини;
- передача даних;
- процесори і периферійні пристрої;
- безпека;
- контролери пам'яті;
- мультимедіа і корекція помилок.
Наприклад, IP-ядра:
- Комунікації та мережі (кодер / декодер-Axcelerator, SX-A/SX; підтримка режиму 10/100/1000 в Ethernet-комутатори, концентратори, маршрутизатори-Axcelerator, ProASICPLUS).
- Процесори (8-розрядне мікропроцесорне ядро Zilog Z80 фірми CAST-Axcelerator, ProASICPLUS, SX-A/SX, RTSX-S; 8-розрядний мікропроцесор 6809 фірми Inicore — Axcelerator, ProASICPLUS, ProASIC, SX-A/SX, MX; LCD-контролер фірми Inicore — Axcelerator, SX-A/SX, MX; контролери пам'яті SDR SDRAM фірми Morethan / P — Axcelerator, ProASICPLUS, RT545-S).
| Цей розділ потребує доповнення. (липень 2013) |
| Цей розділ потребує доповнення. (липень 2013) |
| Цей розділ потребує доповнення. (липень 2013) |
Компанія Atmel заснована 1984 року. Компанія відома розробкою, виробництвом і маркетингом просунутих напівпровідникових приладів, у тому числі ПЛІС CPLD і FPGA. Atmel випускає програмовані SoC серії АТ94К, що включає RISC-мікроконтролер AVR, ПЛІС, схему управління, пам'ять і пристрої вводу-виводу. Такий рівень інтеграції успішно використовується в портативному і бездротовому устаткуванні: персональних цифрових помічників і їх периферійних пристроях, допоміжному обладнанні стільникових телефонів, глобальних системах позиціонування, портативному тестовому обладнанні, пристроях роздрібної торгівлі, системах безпеки, бездротових мережах. У новій платформі AT91RM9200 (2003 рік) використовується процесор ARM920T, стандартна матриця, що складається з периферійних пристроїв пам'яті. Таке рішення дозволяє замінювати процесори для ЦГЗ. Atmel або замовник IP-модуля може додати ПЛІС FPGA, наприклад Virtex-II від Xilinx. При завантаженні FPGA компанія Atmel використовує мікросхеми пам'яті серії АТ17СХХХ, побудовані по Flash-технології. Для проектування можна використовувати продукти Synario, ABEL і CUPL.
- ↑ Pingree Paula J. Advancing NASA’s On-Board Processing Capabilities with Reconfigurable FPGA Technologies. — Croatia : INTECH, 2010. — 1 January.
- ↑ Слюсар В.И. (2018). Развитие схемотехники ЦАР: некоторые итоги. Часть 2 (PDF). Первая миля. Last mile (Приложение к журналу "Электроника: наука, технология, бизнес"). № 2. с. 76—80. Архів оригіналу (PDF) за 20 червня 2018. Процитовано 6 квітня 2020.
- ↑ Acquisitions. Microsemi. Архів оригіналу за 9 липня 2013. Процитовано 15 квітня 2013.
- ↑ Microsemi to acquire Actel. EDN. Архів оригіналу за 9 липня 2013. Процитовано 15 квітня 2013.
- Кілька проектів [Архівовано 23 грудня 2010 у Wayback Machine.](англ.)
- Исследование цифровых устройств на основе программируемых логических интегральных схем (ПЛИС) в среде Quartus II. Методические указания. [Архівовано 4 березня 2016 у Wayback Machine.](рос.)
- OpenCores [Архівовано 26 лютого 2011 у Wayback Machine.](англ.) — Підбірка проектів для ПЛІС з відкритим кодом.
- ПЛИС фирмы Altera: проектирование устройств обработки сигналов. Стешенко В. Б.(рос.)
- В. Соловьев, А. Климович. Введение в проектирование комбинационных схем на ПЛИС [Архівовано 17 вересня 2011 у Wayback Machine.](рос.)
- ПЛИС Actel — основа при реализации SoC бортовой аппаратуры [Архівовано 21 листопада 2010 у Wayback Machine.](рос.)
- ПЛИС FPGA [Архівовано 24 квітня 2011 у Wayback Machine.](рос.)
- Платформы. Технология ПЛИС и ее применение для создания нейрочипов [Архівовано 15 квітня 2011 у Wayback Machine.](рос.)
|
Це незавершена стаття про апаратне забезпечення. Ви можете допомогти проєкту, виправивши або дописавши її. |
|
Це незавершена стаття з технології. Ви можете допомогти проєкту, виправивши або дописавши її. |
 | Ця стаття має кілька недоліків. Будь ласка, допоможіть удосконалити її або обговоріть ці проблеми на сторінці обговорення.
|
