ПЛІС

CPLD ПЛІС Altera MAX 7128, еквівалентна 2500 вентилям

Програмована логічна інтегральна схема, ПЛІС (англ. programmable logic device, PLD) — електронний компонент, що використовується для створення цифрових інтегральних схем. На відміну від звичайних цифрових мікросхем, логіка роботи ПЛІС не визначається при виготовленні, а задається за допомогою програмування. Для програмування використовуються програматори і налагоджувальні середовища, що дозволяють задати бажану структуру цифрового пристрою у вигляді принципової електричної схеми або програми на спеціальних мовах опису апаратури Verilog, VHDL, AHDL та ін. Альтернативою ПЛІС є: Програмований логічний контролер, базові матричні кристали, що вимагають заводського виробничого процесу для програмування; ASIC — спеціалізовані замовні ВІС (великі інтегральні схеми), які при багатосерійному та одиничному виробництві істотно дорожче; спеціалізовані комп'ютери, процесори (наприклад, цифровий сигнальний процесор) або мікроконтролери, які через програмний спосіб реалізації алгоритмів повільніше ПЛІС.

Деякі виробники ПЛІС пропонують програмні процесори для своїх ПЛІС, які можуть бути модифіковані під конкретне завдання, а потім вбудовані в ПЛІС. Тим самим забезпечується зменшення місця на друкованій платі і спрощення проектування самої ПЛІС.

Типи ПЛІС

Ранні ПЛІС

У 1970, Компанія Texas Instruments (TI) розробила Масковані (програмовані за допомогою маски, англ. Mask-programmable) ІС засновані на асоціативному ПЗУ (ROAM) ф. IBM. Ця мікросхема, TMS2000, програмувалася чергуванням металевих шарів в процесі виробництва ІС. TMS2000 мала до 17 входів і 18 виходів з 8 JK-тригер ами як пам'ять. Для цих пристроїв компанія TI ввела термін Programmable Logic Array (PLA) — програмована логічна матриця.

CPLD

CPLD (англ. complex programmable logic device — складні програмовані логічні пристрої) містять відносно великі програмовані логічні блоки -макрокомірки(англ. macrocells), з'єднані з зовнішніми висновками і внутрішніми шинами. Функціональність CPLD кодується в енергонезалежній пам'яті, тому немає необхідності їх перепрограмувати при включенні. Може застосовуватися для розширення числа входів / виходів поряд з великими кристалами, або для передобробки сигналів (наприклад, контролер COM-порту, USB, VGA).

FPGA

FPGA (англ. field-programmable gate array) містять блоки множення-сумування, які широко застосовуються при обробці сигналів (DSP), а також логічні елементи (як правило на базі таблиць перекодування (таблиць істинності)) та їх блоки комутації. FPGA зазвичай використовуються для обробки сигналів, мають більше логічних елементів і гнучкішу архітектуру, ніж CPLD. Програма для FPGA зберігається в розподіленій пам'яті, яка може бути виконана як на основі енергозалежних осередків статичного ОЗП (подібні мікросхеми виробляють, наприклад, фірми Xilinx і Altera) — у цьому випадку програма не зберігається при зникненні електроживлення мікросхеми, так і на основі енергонезалежних осередків Flash -пам'яті або перемичок antifuse (такі мікросхеми виробляє фірма Actel і Lattice Semiconductor) — в цих випадках програма зберігається при зникненні електроживлення. Якщо програма зберігається в енергозалежній пам'яті, то при кожному включенні живлення мікросхеми необхідно заново конфігурувати її за допомогою початкового завантажувача, який може бути вбудований і в саму FPGA. Альтернативою ПЛІС FPGA є більш повільні цифрові процесори обробки сигналів. FPGA застосовуються також, як прискорювачі універсальних процесорів в суперкомп'ютерах (наприклад: Cray — XD1, SGI — Проект RASC).

Огляд родин ПЛІС основних виробників

ПЛІС широко використовується для побудови різних за складністю і можливостям цифрових пристроїв. Розширення сфери застосування ПЛІС визначається зростаючим попитом на пристрої з швидкою перебудовою виконуваних функцій, скороченням проектно-технологічного цикла нових або модифікованих виробів, наявністю режимів зміни внутрішньої структури в реальному часі, підвищенням швидкодії, зниженням споживаної потужності, розробкою оптимізованих поєднань з мікропроцесорами і сигнальними процесорами (DSP), а також зниженням цін на ці пристрої. За принципом формування необхідної структури цільового цифрового пристрою ПЛІС відносять до двох груп. CPLD (Complex Programmable Logic Device) — комплексні програмовані логічні пристрої, енергонезалежні і з деяким обмеженням допустимого числа перезапису вмісту. FPGA (Field Programmable Gate Array) — програмовані користувачем вентильні матриці, що не мають обмежень по числу перезаписів. У цифровій обробці сигналів (ЦОС) ПЛІС в порівнянні з DSP мають такі переваги, як можливість організації паралельної обробки даних, масштабування смуги пропускання, розширюваність пристрою. Xilinx, Altera, Actel, Atmel, Lattice Semiconductor, Cypress Semiconductor і інші компанії активно створюють ПЛІС, що відрізняються наявністю нових функцій і сприяють подальшому розширенню сфери їх застосування. За результатами діяльності у 2003 році компанії Xilinx, Altera і Actel стали основними розробниками ідеології застосування ПЛІС.

Xilinx

Xilinx (www.xilinx.com; www.plis.ru) заснована в 1984 році. Xilinx при виготовленні ПЛІС використовує технології на основі статичного ОЗП (FPGA серій ХС 4000, XC 3000, XC 5200, Spartan, Virtex), Flash-пам'яті (CPLD XC 9500) і ЕППЗУ (CPLD серії CoolRunner). Компанія Xilinx — творець ПЛІС FPGA. В наш час^[коли?] популярними сімействами є Virtex-II, Virtex-II Pro, Spartan-IIE і Spartan-3. FPGA серій Virtex і Spartan крім елементів логіки, що реалізують оперативну пам'ять, не займає LC; швидкодіючі модулі загального призначення; елементи реалізації стандартів входів виходів. Компанія Xilinx в 2002 році, використовуючи ядра RISC-процесорів IBM PowerPC і ПЛІС Virtex-II Pro, розширила сферу використання ПЛІС. Ядро містить: 5-ступінчастий конвеєр обробки даних; пристрій апаратного множення і ділення, тридцять два 32-розрядних регістра загального призначення; двонаправлений модульно-асоціативний кеш команд і кеш даних (по 16 кбайт); пристрій управління пам'яттю. Споживана потужність ядра — 0,9 мВт / МГц. Компанія Xilinx для виготовлення спеціалізованих FPGA в 2003 році приступила до використання модульної архітектури ASMBL (Application Specific Modular Block). Архітектура ASMBL випробувана на серії Virtex, виготовленої за технологією 90 нм. з конфігуруючим логічним блоком; Компанія Xilinx — не тільки творець FPGA, але і розробник серій CPLD (XC9500, CoolRunner, CoolRunner-II). Серед останніх розробок компанії — сімейство CoolRunner-II з архітектурою XPLA3. У порівнянні з CoolRunner досягнуто нижче енергоспоживання і висока швидкодія (застосована технологія FZP), реалізовані можливості підтримки різних цифрових сигнальних стандартів I / О. Остання версія інтегрованого програмного забезпечення (ПЗ) дозволяє підвищити швидкодію останніх моделей ПЛІС до 400 МГц і забезпечити ефективне конструювання на кристалі меншої площі. Зниження виробничої вартості може досягати 60%. Крім компаній-виробників ПЛІС багато сторонніх фірм розробників інтегральних схем беруть участь у створенні САПР. Компанія Mentor Graphics поставляє сімейство засобів синтезу — Precision Synthesis. Цей продукт є частиною комплексного маршруту проектування ПЛІС, включаючи створення, верифікацію та інтеграцію проекту, в тому числі з використанням IP-cores. Інструментальний комплект SET — StartenKit (розробка Scan Engeneering Telecom) використовується для аналогічних цілей, а також розробки прототипів вбудовуваних мікропроцесорних систем, але вже для FPGA фірми Xilinx. Для налагодження ПЗ SoC може використовуватися JTAG-емулятор WindPower ICE (розробка Wind River Systems). Через WindPower ICE можна завантажувати FPGA та програмувати CPLD. Відомо, що надійні та повні інтелектуальні рішення IP (Intellectual Property) пропонуються самими фірмами-розробниками. У виданому компанією Xilinx журналі для користувачів Xilinx IP Selection Guide для ряду областей застосування публікуються переліки сотень IP-рішень. Деякі сфери додатків ПЛІС компанії:

• Комунікації та мережі (підтримка дуплексного режиму 1 Гбіт Ethernet — Virtex-II; підтримка режиму 10/100 Мбіт Ethernet-Virtex-II, Spartan-II; декодер Ріда-Соломона для цифрового TV, кабельних модемів, бездротових мереж — серії Virtex, Spartan).
• ЦГЗ (перетворення Фур'є — серія Virtex; регістр зсуву з лінійним зворотним зв'язком для виправлення помилок в системах передачі даних — серії Virtex, Spartan).
• Математичні функції (суматор, віднімальник — серії Virtex, Spartan; дільник в режимі з плаваючою крапкою для DSP-додатків — серії Virtex, Spartan-II).
• Пам'ять і її компоненти (асоціативна пам'ять — серії Virtex, Spartan).

Радіаційно-стійкі FPGA серії Virtex успішно використовуються в «головному мозку» всюдихода Opportunity MER на Марсі (січень 2004 року), контролюючи колісні двигуни, управління і різні контрольно-вимірювальні прилади.

Altera

Компанія Altera (www.altera.com, www.altera.efo.ru) заснована в 1983 році. Altera випускає CPLD серій FLEX, MAX3000А, MAX7000В, MAX7000А, MAX7000, MAX II і FPGA серій ACEX, APEX, Mercury, Excalibur, Cyclone, Stratix. Компанія Altera в кінці 80-х років перша запропонувала принципи побудови енергонезалежних CPLD, а в 2004 році представила нове сімейство CPLD MAX II. У порівнянні з попередніми сімействами MAX воно в 2 рази дешевше, споживана потужність в 10 разів менше, логічна ємність у 4 рази більше, а швидкодія в 2 рази вище. Таких результатів вдалося досягти за рахунок використання LUT-based архітектури на основі макрокомірок (LAB) і технології Flash з шістьма рівнями металізації. Сімейство підтримується безкоштовною версією САПР Quartus II Web Edition. З недавніх пір компанія Altera правомірно використовує назву FPGA для випускаються ПЛІС відповідних серій. У 2002 році розпочато виробництво FPGA сімейства Stratix. Мікросхема містить 28 блоків ЦГЗ з вбудованими оптимізованими для ЦГЗ помножувача (99 із загальним числом 224). ПЛІС Stratix володіють широкою смугою пропускання за рахунок реалізації:

• максимальної швидкодії проектування системи за допомогою сполучної матриці MultiTrack і техніки маршрутизації DirectDrive;
• трирівневої системи пам'яті TriMatrix; широкосмугових блоків DSP;
• засобів I/O, що підтримують різні стандарти диференціального I / O і високошвидкісні інтерфейси систем зв'язків.

Останні обслуговують до 116 каналів, з яких 80 розраховані на швидкість передачі до 840 Мбіт / с). Блоки пам'яті TriMatrix складаються з трьох реконфігурованих модулів, 12 модулів MegaRAM ємністю 512 кбіт кожен, до 520 модулів М4К ємністю 4 кбіт, до 1118 модулів М512 ємністю 512 біт. Додаванням до функцій сімейства Stratix високошвидкісних послідовних прийомопередавачів (від 4 до 20) отримано сімейство Stratix GX. При цьому використовувалася технологія Clock Dak Recovery, що має вбудовані блоки SERDES зі швидкістю обміну даними по послідовному каналу до 3,125 Гбіт / с. FPGA Stratix і Stratix GX виробляються з вбудованими DSP (до 20 GMAC). Використовуючи переваги сімейства Stratix, компанія Altera в 2004 році представила сімейство ПЛІС Stratix II, що має поліпшену логічну структуру і дозволяє розробникам на меншій площі кристала реалізувати ті ж функціональні можливості. У мікросхемі підтримується більш 9Мбіт RAM на кристалі, максимальна кількість вбудованих множителів — 768 і до 96 блоків DSP. Компанія Altera реалізувала в SoC стандартне апаратне процесорне ядро 32-розрядного RISC-процесора ARM9 на одному кристалі з логічною матрицею Excalibur. Процесорне ядро працює на частотедо 200 МГц. В основі SoC лежить FPGA APEX20KE логічної ємністю від 100 тис. до 1 млн вентилів. Excalibur має внутрішню однопортову SRAM до 250 кбайт і внутрішній двопортовий SRAM до 120 кбайт. Число програмованих користувачем I / O — від 173 до 521. Сімейство містить кілька фіксованих периферійних вузлів типу універсальних асинхронних прийомопередавачів і таймерів. З метою технічного рішення виробів класу SoC і реалізації спеціалізованого процесорного ядра, що завантажується в структуру FPGA, Altera використовує 16/32-разрядне RISC-ядро Nios. Воно має конвеєрну архітектуру на базі APEX 20K і складається з 1000 логічних осередків (12% ємності FPGA Altera APEX20К200Е). Компанією Altera для програмної підтримки ПЛІС створені середовища розробки MAX + PLUS II і Quartus II, а також безкоштовні MAX + PLUSIIBASELINE і QuartusII Web Edition ver. 4. САПР підтримують всі етапи проектування. Деякі сфери додатків ПЛІС:

• ЦГЗ (швидке перетворення Фур'є — серії Excalibur, APEX, Mercury, Stratix; системи передачі даних — серії Excalibur, APEX, Mercury, Stratix).
• Комунікації та мережі (SDLC-контролер — Stratix, Stratix II, Cyclon; 502 MAC-сімейства Excalibur, Stratix; кодер / декодер — ACEX, APEX, Stratix II; конвертор — серії ACEX, APEX, Stratix, Excalibur).

До областей застосування ПЛІС компанії Altera слід віднести цифрові радіорелейні станції, радіолокаційне обладнання, електронно-побутову техніку, медичну техніку, керуючі контролери, інформаційні панно, лічильники рідини і тепла, касові термінали, торгові автомати і багато іншого.

Actel

Компанія Actel (www.actel.com, www.actel.ru, www.asicdesign.ru) заснована в 1985 році. Компанія займає третє місце у світі по об'ему продажів FPGA ($ 150 млн. в 2003 році) після Xilinx і Altera. Компанія пропонує мікросхеми:

• перепрограмувальні по Flash-технології (сімейства ProASIC, ProASICPLUS, HiReProASICPLUS);
• одноразово програмовані по Antifuse-технології (сімейства Axcelerator, eX, SX / SX-A, MX, Legocy Products, HiRelAntifuse);
• одноразово програмовані радіаційностійкі.

На відміну від продуктів інших компаній, ПЛІС Actel мають елементи Flash-пам'яті, розподілені по всій площі кристала, які одночасно є ключами, які задають конфігурацію. З останніх розробок FPGA — незалежне сімейство ProASICPLUS. Архітектура мікросхеми складається з ядра, ланцюгів маршрутизації, блоків вбудованої пам'яті, блоків обробки синхрочастоти, блоків I / O, порту JTAG. Підтримується ПО Designer компанії Actel. У ProASICPLUS при зіставленні з FPGA інших компаній з однаковою кількістю вентилів — кількість виводів більша. Основна властивість мікросхеми, що дозволяє істотно розширити сферу їх застосування — це радіаційна стійкість з накопиченою дозою не менше 200 Крад. З першого кварталу 2004 року компанія випускає зразки нової швидкодіючої серії Military Axcelerator, атестованих на повний військовий діапазон. Схеми забезпечують внутрішню швидкодію 500 МГц, швидкість передачі даних між кристалами 300 МГц і містять від 30 тис. до 250 тис. вентильних елементів. Реалізуються в пластмасових або герметичних корпусах (температурний діапазон: −55 … +125 ° С). Вихідна ціна — $ 770. Для налагодження проектів на ПЛІС з Flash-технологією використовується Modelism фірми MentorGraphics, а для ПЛІС з Antifuse-технологією — безкоштовні засоби розробки Libero IDE Silver. Продукція компанії призначена в першу чергу для військових і космічних програм. Проте останнім часом розширюється сфера застосування розробок для індустріального (атомна промисловість), телекомунікаційного (модеми, роутери, маршрутизатори), медичного (діагностичне), систем захисту даних (криптографія), ігрового та іншого обладнання. Компанія пропонує такі сімейства IP-ядер:

• інтерфейсні шини;
• передача даних;
• процесори і периферійні пристрої;
• безпека;
• контролери пам'яті;
• мультимедіа і корекція помилок.

Наприклад, IP-ядра:

• Комунікації та мережі (кодер / декодер-Axcelerator, SX-A/SX; підтримка режиму 10/100/1000 в Ethernet-комутатори, концентратори, маршрутизатори-Axcelerator, ProASICPLUS).
• Процесори (8-розрядне мікропроцесорне ядро Zilog Z80 фірми CAST-Axcelerator, ProASICPLUS, SX-A/SX, RTSX-S; 8-розрядний мікропроцесор 6809 фірми Inicore — Axcelerator, ProASICPLUS, ProASIC, SX-A/SX, MX; LCD -контроллер фірми Inicore — Axcelerator, SX-A/SX, MX; контролери пам'яті SDR SDRAM фірми Morethan / P — Axcelerator, ProASICPLUS, RT545-S).

Atmel

Компанія Atmel (www.atmel.com, www.atmel.ru, www.atmel.argussoft.ru) заснована в 1984 році. Компанія відома розробкою, виробництвом і маркетингом просунутих напівпровідникових приладів, у тому числі ПЛІС CPLD і FPGA. Atmel випускає програмовані SoC, наприклад АТ94К10, що включає RISC-мікроконтроллер, ПЛІС, схему управління, пам'ять і пристрій вводу-виводу. Такий рівень інтеграції успішно використовується в портативному і бездротовому устаткуванні: персональних цифрових помічників і їх периферійних пристроях, допоміжному обладнанні стільникових телефонів, глобальних системах позиціонування, портативному тестовому обладнанні, пристроях роздрібної торгівлі, системах безпеки, бездротових мережах. У новій платформі AT91RM9200 (2003 рік) використовується процесор ARM920T, стандартна матриця, що складається з периферійних пристроїв пам'яті. Таке рішення дозволяє замінювати процесори для ЦГЗ. Atmel або замовник IP-модуля може додати ПЛІС FPGA, наприклад Virtex-II від Xilinx. При завантаженні FPGA компанія Atmel використовує мікросхеми пам'яті серії АТ17СХХХ, побудовані по Flash-технології. Для проектування можна використовувати продукти Synario, ABEL і CUPL.

Посилання

• Кілька проектів
• Методические указания Исследование цифровых устройств на основе программируемых логических интегральных схем (ПЛИС) в среде Quartus II.
• Opencores Источник готовых разработок
• Cubloc contrller с поддержкой ПЛИС
• http://www.dsol.ru/book7/ ПЛИС фирмы Altera: проектирование устройств обработки сигналов. Стешенко В. Б.
• В. Соловьев, А. Климович. Введение в проектирование комбинационных схем на ПЛИС
• ПЛИС Actel — основа при реализации SoC бортовой аппаратуры
• ПЛИС FPGA
• Платформы. Технология ПЛИС и ее применение для создания нейрочипов